home *** CD-ROM | disk | FTP | other *** search
/ Shareware Overload Trio 2 / Shareware Overload Trio Volume 2 (Chestnut CD-ROM).ISO / dir38 / vga_doc2.zip / AHEAD.TXT < prev    next >
Text File  |  1993-01-22  |  4KB  |  164 lines
  1.   Ahead V5000 version A & B.
  2.  
  3.   Allows up to four boards in one system.
  4.  
  5.  
  6.   103h (R/W): Multiple Chip ID Register
  7.   bit 0-3  Must match PowerUp register (3CEh index 1Fh bits 4-7).
  8.  
  9.   3C2h (W): Misc Output Register
  10.     bit 5  Bit 0 of bank register.         (Ahead A)
  11.  
  12.   Note: This register can be read at 3CCh.
  13.  
  14.  
  15.   3CEh index  Ch (R/W): mode
  16.   bit 0-1  Misc control. 0=standard text mode, 1=enable
  17.          8 simultaneous fonts  2&3 reserved.
  18.     2  Reserved
  19.     3  High speed sequencer enable
  20.     4  16 bit memory access enable
  21.     5  Enhanced mode enable
  22.       6-7  Emulation mode. 0=VGA, 1=EGA, 2=Hercules and 3=CGA
  23.  
  24.   3CEh index  Dh (R/W): Segment            (Different for Ahead A and B)
  25.   bit 0-2  (Ahead A) Bank No. bit 1-3
  26.              Bit 0 is in 3C2h bit 5.
  27.       0-3  (Ahead B) Read Bank No.
  28.       4-7  (Ahead B) Write Bank No.
  29.  
  30.   3CEh index  Eh (R/W): Clock
  31.   bit 1-3  Reserved
  32.       4-7  Divide input clock 0-3 by 2.
  33.  
  34.   3CEh index  Fh (R/W): Master Enable Register
  35.   bit 0-3  Chip version number  (Read Only)
  36.        0=Ahead A, 1=Ahead B
  37.     5  Enable extended registers if set
  38.  
  39.   3CEh index 10h (R/W): Trap
  40.     bit 0  Enable CRTC access
  41.     1  Enable 6845 access
  42.     2  Enable CRTC access to cause trap
  43.     3  Enable 3B8h, 3BFh to cause trap
  44.     4  Enable 3D8h, 3D9h to cause trap
  45.     5  Enable 3Cxh to cause traps
  46.     7  Select 6845 as CRT controller
  47.  
  48.   3CEh index 11h (R/W): Trap source
  49.     bit 0  3Dxh
  50.     1  3B5h, 3D5h
  51.     2  3B8h, 3D8h
  52.     3  3D9h
  53.     4  3BFh
  54.     5  3Cxh
  55.       6-7  Reserved
  56.  
  57.  
  58.   3CEh index 12h (R/W): Attribute
  59.   bit 0-5  Reserved
  60.     6  Lock VGA internal palette
  61.     7  Enable CGA palette when in CGA mode
  62.  
  63.   3CEh index 13h (R/W): Diagnostics
  64.   bit 0-7  Reserved
  65.  
  66.   3CEh index 14h (R/W): Lock
  67.     bit 0  Lock Sync polarity in 3C2h bit 6,7.
  68.     1  Lock CRTC horizontal timing
  69.     2  Lock CRTC vertical timing
  70.     3  Lock CRTC index 9        !Hmm.
  71.     4  Lock CRTC index 9
  72.     5  Lock CRTC index 0Ah, 0Bh
  73.     6  Lock CRTC index 13h
  74.     7  Lock Clock select in 3C2h bit 2,3.
  75.  
  76.   3CEh index 15h (R): 3B8/3D8 Readback
  77.   bit 0-7  Mono/CGA register 3B8h/3D8h readback value
  78.  
  79.   3CEh index 16h (R): 3BF/3D9 Readback
  80.   bit 0-5  CGA Register 3D9h readback
  81.       6-7  Mono register 3BFh bit 0-1 Readback.
  82.  
  83.   3CEh index 17h (R/W): Miscellaneous
  84.     bit 0  Must be 1
  85.     1  Must be 0
  86.       2-7  Reserved
  87.  
  88.   3CEh index 1Ch (R/W): CRTC Control
  89.   bit 0-1  Bit 16-17 of CRTC start address
  90.       2-3  0=normal, 3=Interlaced, 1&2 reserved.
  91.  
  92.   3CEh index 1Dh (R/W): Control
  93.   bit 0-7  Reserved
  94.  
  95.   3CEh index 1Eh (R/W): Scratch
  96.   bit 0-7  Used by BIOS for flags
  97.  
  98.   3CEh index 1Fh (R): PowerUp
  99.   bit 0-1  Memory type. 0=2x44256 (256k), 1=4 or 16 x44256 (512K/2M),
  100.             2=8 or 16 x4464 (256K or 512K), 3=8x44256 (1M)
  101.     2  0 for 24k BIOS, 1 for 32k BIOS.
  102.     3  16 bit BIOS
  103.       4-7  Multiple Chip ID
  104.         0= ID 0  BIOS Enabled, 1=ID 1  BIOS Enabled
  105.         2..15  ID 2..15  Bios Disabled.
  106.  
  107.  46E8h (R/W): Setup Control Register
  108.     bit 3  0 for VGA disabled, 1 for enabled
  109.     4  0 for Setup mode, 1 for normal mode.
  110.       5-7  Reserved
  111.  
  112.  
  113.  
  114.  
  115.  
  116.  
  117.   Bank switching:
  118.  
  119.   The Ahead A has one bank register with bit 0 in 3C2h bit 5 and
  120.   bits 1-3 in 3CEh index 0Dh.
  121.  
  122.   The Ahead B has separate read and write banks in register 3CEh index Dh.
  123.  
  124.  
  125.   Memory locations:
  126.  
  127.   $C000:$25  5 bytes  'AHEAD'
  128.  
  129.  
  130.  
  131.   ID Ahead chipset:
  132.  
  133.   wrinx($3CE,15,$20);
  134.   case inp($3CF) of
  135.     $20:Ahead A (with 512k ??)
  136.     $21:Ahead B (with 1M ??)
  137.   end;
  138.  
  139.  
  140.   Modes:
  141.  
  142.   22h  T   132   44  16 (8x8)
  143.   23h  T   132   25  16 (8x14)
  144.   24h  T   132   28  16 (8x)
  145.   25h  G   640  480  16 planar
  146.   26h  G   640  480  16 planar
  147.   2Fh  T   160   50  16
  148.   34h  T    80   66  16
  149.   50h  T   132   25   2
  150.   52h  T   132   44   2
  151.   60h  G   640  400 256 packed
  152.   61h  G   640  480 256 packed
  153.   62h  G   800  600 256 packed
  154.   63h  G  1024  768 256 packed   (Ahead B only)
  155.   6Ah  G   800  600  16 planar
  156.   70h  G   720  396  16 planar
  157.   71h  G   800  600  16 planar
  158.   74h  G  1024  768  16 planar
  159.   75h  G  1024  768   4
  160.   76h  G  1024  768   2
  161.  
  162.  
  163.   Note: Mode 75h has even bytes in planes 0&2, and odd bytes in planes 1&3.
  164.